【大原雄介の半導体業界こぼれ話】NVIDIAは7月21日、Technical Blogで自家製CPU「Vera」の概要を公開しました。Veraは独自アーキテクチャの第2世代となるCPUで、Olympusコアを採用しています。チップ構造は6ダイ構成（コンピュートダイ+メモリコントローラダイ×4+システムI/Oダイ）ですが、SLCの容量や内部構造が不明瞭な点があります。

Veraの2ソケットカード仕様では、88コアと164MBのSLCを搭載しています。ただし、図5-6から推測するとSLCの数が合致しない可能性があり、詳細は明らかになっていません。また、内部構造（図4）も不明瞭で、CSNやSLCの配置が予想外です。

コア内訳（図7）では、フェッチとデコード性能に注目し、SVE2に関する移行を控え、スカラー・ベクトル処理の効率化を重視しています。さらに、 Spatial Multi-Threadingを採用することでスレッド間の影響を最小限に抑えています。

全体的に、Veraは高スループットとシングルスレッド性能の両立を目指しており、今後のHot Chipsで詳細が明らかになることが期待されています。